IBM dévoile une nouvelle puce record avec 100 milliards de transistors dans une empreinte inférieure à 1 nanomètre
IBM a annoncé le lancement de ce qui est présenté comme la première technologie de puce au monde dont la taille est inférieure à 1 nm, intégrant près de 100 milliards de transistors sur une surface équivalente à celle d’un ongle. Cette innovation repose sur une nouvelle architecture 3D appelée NanoStack, qui fait passer la mise à l’échelle des transistors à une dimension de 0,7 nm, soit 7 angströms. Pour mettre cela en perspective, les puces commerciales les plus avancées actuellement disponibles se situent généralement autour de 2 nm, ce qui représente une avancée significative en termes de densité.
L’approche d’IBM consiste à empiler verticalement les couches de transistors, évitant ainsi une compression horizontale supplémentaire. Cette méthode, utilisant une architecture tridimensionnelle à nanosheets, permet d’atteindre presque le double de la densité de transistors par rapport à la technologie de puce 2 nm développée par IBM en 2021. De plus, l’entreprise indique que cette architecture permet une mise à l’échelle de la SRAM environ 40 % supérieure, répondant ainsi aux exigences croissantes des charges de travail d’intelligence artificielle. Lors de tests, IBM a rapporté une amélioration des performances de 50 % et une efficacité énergétique accrue de 70 % par rapport à ses puces 2 nm existantes, ainsi qu’un gain de 40 % dans la mise à l’échelle de la mémoire intégrée.
Cependant, cette technologie n’est pas encore prête pour une utilisation commerciale, IBM prévoyant un début de production au plus tôt dans cinq ans. Ce développement technologique résulte des efforts conjoints de plusieurs partenaires, tels qu’ASML, Lam Research et Tokyo Electron, mais la transition de la réussite en laboratoire à une industrialisation reste un défi.
Source : L’Informaticien.
